IC MEMORY CARD

Patent number:

JP8315100

Publication date:

1996-11-29

Inventor:

KIN CHIYOUKAN

Applicant:

GOLD STAR ELECTRONICS

Classification:

- international:

G06K19/077; G06K17/00

- european:

G11C5/00

Application number:

JP19960007345 19960119

Priority number(s):

KR19950012254 19950517


Report a data error he

Also published as:


US5712811 (A

Abstract of JP8315100

PROBLEM TO BE SOLVED: To improve the storage capacity and data processing speed of an IC memory card by inputting/outputting data by using an internal read signal or internal write signal outputted from a control section as the relevant internal chip selecting signal of a plurality of internal chip selecting signals to a plurality of memory chips. SOLUTION: The read and write of data are controlled by using control signals inputted to a control section 60 through a connector 50 by interfacing with an external device and the connector 50. Then, data are inputted/outputted by using an internal read signal or internal write signal outputted from the control section 60 as the relevant internal chip selecting signal of a plurality of internal chip selecting signals CF0-CF7 outputted from the control section 60 is inputted to a plurality of memory chips 70-77. Therefore, the storage capacity and data processing speed of an IC memory card can be improved.



Data supplied from the esp@cenet database - Worldwide



(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平8-315100

(43)公開日 平成8年(1996)11月29日

FΙ 技術表示箇所 庁内整理番号 (51) Int. C1.6 識別記号 G 0 6 K 19/00 L G 0 6 K 19/077 17/00 C 17/00 D

> (全6頁) 請求項の数4 OL. 審査請求 有

特願平8-7345 (21)出願番号

平成8年(1996)1月19日 (22)出願日

(31)優先権主張番号 95P12254

1995年5月17日 (32)優先日

(33)優先権主張国 韓国 (KR) (71)出願人 591050992

エル・ジー・セミコン・カンパニー・リミ

大韓民国忠清北道清州市興徳区香亭洞1番

(72)発明者 金 朝漢

大韓民国忠清北道清州市興徳區香亭洞1


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 I Cメモリカード

(57)【要約】

【課題】本発明は、インターフェース用コネクタとして 用いられるフィンの個数を増加させ、該増加されたフィ ンをデータ信号、アドレス信号、及び制御信号に利用し て、記憶容量及びデータ速度処理速度の向上されたIC メモリカードを提供しようとするものである。

【解決手段】外部装置とインターフェスするためのコネ クタと、該コネクタを通って入力する制御信号によりデ ータのリード及びライトを制御する制御部と、該制御部 から出力された内部チップ選択信号が夫々入力され外部 の内部チップ選択信号により選択されて、前記制御部か ら出力された内部リード信号及び内部ライト信号により データを入出力する複数個のメモリチップと、により本 発明のICメモリカードが構成される。



1

【特許請求の範囲】

【請求項1】 I Cメモリカードであって、

外部装置とインターフェスするためのコネクタと、 該コネクタを通って入力する制御信号によりデータのリード及びライトを制御する制御部と、

該制御部から出力された複数個の内部チップ選択信号中 該当の内部チップ選択信号が入力するに従い、前記制御 部から出力された内部リード信号叉は内部ライト信号に よりデータを入出力する複数個のメモリチップと、を備 えたICメモリカード。

【請求項2】前記コネクタは、30個のアドレス信号用フィン、64個のデータ信号用フィン、及び8個の内部チップ選択信号用フィンの含まれた136個のインターフェス用フィンから構成される請求項1記載のICメモリカード。

【請求項3】前記インターフェス用フィンは、第1行一第4行に分けて配置され、それら四つの行中相互隣接した行のインターフェス用フィンは交互に配置して、所定ビッチを有するように構成される請求項2記載のICメモリカード。

【請求項4】前記内部チップ選択信号は、前記メモリチップと相互対応し、該相互対応された内部チップ選択信号に該当するメモリチップが夫々選択される請求項1記載のICメモリカード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ICメモリカードに係り、特に、インターフェース用コネクタとして用いられるフィンの個数を増加させ、該増加されたフィンをデータ信号、アドレス信号、及び制御信号に夫々利用し 30 て、記憶容量及びデータ処理速度が向上されたICメモリカードに関するものである。

[0002]

【従来の技術】従来ICメモリカードにおいては、図4 に示すように、外部装置とインターフェースするための コネクタ10と、該コネクタ10を通って入力するアド レス信号A0-A25、リード信号/OE、ライト信号 /WE、及び第1、第2チップ選択信号/CE0、/C E1によりデータ信号D0-D15の入出力を制御する 制御部20と、該制御部20から出力された内部リード 40 信号OE*、内部ライト信号WE*、及び第1内部チッ プ選択信号CE*によりデータ信号D0-D7を入出力 する第1メモリチップ30と、前記内部リード信号OE *、ライト信号WE*、及び第2内部チップ選択信号C E1*によりデータ信号D0-D7を入出力する第2メ モリチップ31と、前記内部リード信号OE*、内部ラ イト信号WE*、及び第1内部チップ選択信号CE0* によりデータ信号D8-D15を入出力する第3メモリ チップ32と、前記内部リード信号OE*、内部ライト

りデータ信号D8-D15を入出力する第4メモリチップ33と、から構成されていた。

, .

【0003】且つ、前記コネクタ10においては、図5に示すように、前記ICメモリカードの下部面に形成された第1フィンP1一第68フィンP68を備え、該第1フィンP1一第34フィンP34は、図5(A)に示すように、所定間隔を置いて配置され、第35フィンP35一第68フィンP68(図示せず)は、図5(B)に示すように、それら第1フィンP1一第34フィンP34に相互対応し並んで配置される。叉、それらフィンP1ーP68のピッチ間隔は、図5(C)に示すように、1.27 \pm 0.1 \pm 0.1 \pm 0.0 \pm 0.0

【0004】このように構成された従来ICメモリカードの作用に対し図面を用い説明する。

【0005】前記コネクタ10は、ICメモリカードをアクセスするマイクロコンピューターのような外部装置20 に連結され、このようなアクセスは前記ICメモリカードに貯蔵されたデータをリード (read) するか、叉は新しいデータをICメモリカードにライト(write) するとき発生される。

30 【0007】ここで、前記アドレス信号A0は制御信号として用いられ、新しいデータがICメモリカードにライトされるときは、データ信号D0-D15もそれら制御信号と一緒に制御部20に入力する。

【0008】次いで、前記制御部20は、第1—第4メモリチップ30—33に貯蔵されたデータをリードするための内部リード信号OE*と、それらメモリチップ30~33にデータをライトするための内部ライト信号WE*と、第1、第3メモリチップ30、32を選択するための第1内部チップ選択信号CEO*と、第2、第4メモリチップ31、33を選択するための第2内部ライト信号WE*が第1一第4メモリチップ30—33に共通入力され、前記第1内部チップ選択信号CE0*はそれら第1、第3メモリチップ30、32に夫々入力され、第2内部チップ選択信号CE1は第2、第3メモリチップ31、33に夫々入力される。

によりデータ信号D8-D15を入出力する第3メモリ 【0009】そして、各メモリチップ30-33に入力 チップ32と、前記内部リード信号OE*、内部ライト した制御信号のレベルに従いデータバスDBに入出力さ 信号WE*、及び第2内部チップ選択信号CE1*によ 50 れるデータ信号は異なる。即ち、図6に示すように、デ 3

ータをリードする場合、内部リード信号OE*はローレベルとなり内部ライト信号WE*はハイレベルとなって、例えば、第1、第2内部チップ選択信号CEO*、CE1*のレベルが夫々ハイレベルであるとき、アドレス信号AOのレベルに拘わらず上位データ信号D8-D15及び下位データ信号D0-D7に対応するデータバスが夫々ハイインピーダンスの状態になる。従って、それらメモリチップ30-33からデータ信号D0-D15が出力せず、ICメモリカードは待機状態(standby state)になる。

【0010】ここで、'L'はローレベルを、'H'は ハイレベルを、'X'は関係なし(don't care)を夫々示し、'HIGH-2'は該当のデータバスがハイインピーダンスの状態を、'I'はライトを、'O'はリードを夫々示す。

【0011】且つ、第1内部チップ選択信号CE0*の レベルがロー状態、第2内部チップ選択信号CE1*の レベルがハイ状態、アドレス信号A0のレベルがロー状 態であるときは、上位データ信号D8-D15に対応す るデータバスはハイインピーダンスの状態になり、第1 メモリチップ30から出力された下位データ信号D0-D7はデータバスDBを通って制御部20に出力する。 【0012】ここで、前記アドレス信号A0のレベルが ハイ状態であると、下記データ信号D0-D7に対応す るデータバスがハイインピーダンスの状態になって、第 3メモリチップ32から出力された上位データ信号D0 -D15はデータバスDBを通って制御部20に出力す る。その後、該制御部20に出力された下位データ信号 D0-D7 叉は上位データ信号 D8-D15 はコネクタ 10を通って外部装置に出力し、結果的に8ビットのデ ータが前記外部装置によりリードされる。

【0013】叉、第1内部チップ選択信号CE0*のレベルがハイ状態、第2内部チップ選択信号CE1*のレベルがロー状態、アドレス信号A0のレベルがロー状態であるときは、上位データ信号D8-D15に対応するデータバスがハイインピーダンスの状態になり、第1メモリチップ30から出力された下位データ信号D0-D7はデータバスDBを通って制御部20に出力する。ここで、アドレス信号A0のレベルがハイ状態であると、下位データ信号D0-D7に対応するデータバスがハイインピーダンスの状態になり、第4メモリチップ32から出力された上位データ信号D8-D15はデータバスDBを通って制御部20に出力する。従って、前述したように、8ビットのデータが前記外部装置によりリードされる。

【0014】更に、第1内部チップ選択信号CEO*及び第2内部選択信号CE1*のレベルが夫々ロー状態であるときは、アドレス信号A0のレベルに拘わらず第1メモリチップ30叉は第2メモリチップ31からは下位データ信号D0-A7が、第3メモリチップ32叉は第50

4メモリチップ33からは上位データ信号D8-D15 がデータバスDBを通って制御部20に夫々出力され る。従って、16ビットのデータが前記外部装置により リードされる。

【0015】一方、新しいデータがICメモリカードにライトされる場合は、内部リード信号OE*はハイレベルとなり内部ライト信号WE*はローレベルとなって、図6に示すように、データがリードされるどきと同様な方法により制御信号のレベルに従い、新しいデータが第1一第4メモリチップ30-40に夫々貯蔵される。

[0016]

【発明が解決しようとする課題】然るに、このような従来ICメモリカードにおいては、26ビットのアドレス信号が用いられて最大64メガバイトの記憶容量を有し、一つの内部チップ選択信号が複数個のメモリチップに共通連結されて最大16ビットのデータを並列に入出力するから、前記外部装置が32ビット叉は64ビットを並列に処理するシステムの場合はデータ速度が劣るという問題点があった。

【0017】本発明の目的は、インターフェース用コネクタとして用いられるフィンの個数を増加させ、該増加されたフィンをデータ信号、アドレス信号、及び制御信号に利用して、記憶容量及びデータ処理速度を向上させたICメモリカードを提供しようとするものである。

[0018]

【課題を解決するための手段】そして、このような本発明に係るICメモリカードにおいては、外部装置とインターフェースするためのコネクタと、該コネクタを通って入力する制御信号によりデータのリード及びライトを制御する制御部と、該制御部から出力された内部チップ選択信号が入力され該当のチップ選択信号によりイネーブルされて、前記制御部から出力されたリード信号叉はライト信号によりデータを入出力する複数個のメモリチップと、から構成される。

[0019]

【発明の実施の形態】以下、本発明に係るICメモリカードの実施の形態に対し説明する。

【0020】即ち、本発明のICメモリカードにおいては、図1に示すように、外部装置とインターフェースするためのコネクタ50と、該コネクタ50に連結されたアドレスバスABを通って入力するアドレス信号A0-A29、リード信号/OE、ライト信号/WE、及び第1一第8選択信号/CE0一/CE7によりデータ信号 D0-D63の入出力を制御する制御部60と、該制御部60から出力された内部リード信号OE*、内部ライト信号WE*、及び第1内部チップ選択信号CE0*によりデータ信号D0-D7を入出力する第1メモリチップ70と、前記内部リード信号OE*、前記内部ライト信号WE*、及び第2内部チップ選択信号CE1*によりデータ信号D8-D15を入出力する第2メモリチッ

プ71と、前記内部リード信号OE*、前記内部ライト 信号WE*、及び第3内部チップ選択信号CE2*によ りデータ信号D16-D23を入出力する第3メモリチ ップ72と、前記内部リード信号OE*、前記内部ライ ト信号WE*、及び第4内部チップ選択信号CE3*に よりデータ信号D24-D31を入出力する第4メモリ チップ73と、前記内部リード信号OE*、前記内部ラ イト信号WE*、及び第5内部チップ選択信号CE4* によりデータ信号D32-D39を入出力する第5メモ リチップ74と、前記内部リード信号OE*、前記内部 10 ライト信号WE*、及び第6内部チップ選択信号CE5 *によりデータ信号D40-D47を入出力する第6メ モリチップ75と、前記内部リード信号OE*、前記内 部ライト信号WE*、及び第7内部チップ選択信号CE 6 * によりデータ信号D 48 - D 55を入出力する第7 メモリチップ76と、前記内部リード信号OE*、前記 内部ライト信号WE*、及び第8内部チップ選択信号C E7*によりデータ信号D56-D63を入出力する第 8メモリチップ77と、から構成される。

【0021】且つ、前記コネクタ50においては、図2に示すように、前記ICメモリカードの下部面に形成された第1フィンP1一第136フィンP136を備え、それら第1フィンP1一第68フィンP68は、図2(A)に示すように、所定間隔を置いて配置され、第69フィンP69一第136フィンP136(図示せず)はそれら第1フィンP1一第68フィンP68に相互対応し並んで形成される。即ち、図2(B)に示すように、前記第1フィンP1と第69フィンP69、第2フィンP2と第70フィンP70、一一一等のように配置され、このように配置されたフィンの間隔は上部よりも下部が狭い間隔を有するように、第1、第2フィンP1、P2は撓んで形成される。

【0022】叉、それらフィンP1-P136は、図2 (C)に示すように、第1行のフィンP1、P3、P5 ---P65、P67、第2行のフィンP2,P4,P6---P66、P68、第3行のフィンP69、P71、P73---P133、P135、及び第4行のフィンP70、P72、P74、---P134、P136から分けて配置され、それら四つの行中相互隣接した行のフィンは交互に配置され、それら行のピッチ間隔は400.635±0.05mmとする。従って、それらフィンP1-P136のピッチ間隔は従来ピッチ間隔1.27±0.05mmよりも小さくて、前記コネクタ50は従来コネクタと同様な大きさを有するが、一層多くのフィンを包含して形成することができる。

【0023】更に、それらフィンP1-P136は、アドレス信号A0-A29、データ信号D0-D63、リード信号OE、ライト信号WE、及びチップ選択信号OE0-OE7に夫々対応する。

【0024】このように構成された本発明に係るICメ 50 最大64ビットのデータが並列にリード叉はライトさ

モリカードの作用に対し説明する。

【0025】外部装置がI Cメモリカードをアクセスするときは、リード信号I OE、ライト信号I WE、及びチップ選択信号I CE0I CE7I のような制御信号と、アドレス信号I A0I A29とがコネクタ50を通って制御部60に入力し、新しいデータがI Cメモリカードにライトされるときは、データ信号I D0I D63もそれら制御信号と一緒に制御部60に入力する。

【0026】次いで、該制御部60は、前記リード信号/OE、ライト信号/WE、及びチップ選択信号/CE0-/CE7を内部回路の動作に合うように変換させ、メモリチップ70-77に貯蔵されたデータを出力するための内部リード信号OE*、前記メモリチップ70-77にデータを貯蔵するための内部ライト信号WE*、及びそれらメモリチップ70-77中チップを選択するための内部チップ選択信号CE0*-CE7*を該当のメモリチップに夫々出力する。

【0027】且つ、それらデータ信号D0-D63は、前記制御部60でそれら制御信号によりバッファーリングされ、データバスDBを通って各メモリチップ70-77に入力されか、叉は前記コネクタ50を通って前記外部装置に出力される。

【0028】叉、アドレス信号A0-A29、内部アドレス信号OE*、及び内部ライト信号WE*は第1メモリチップ70-第8メモリチップ77に共通入力され、第1内部チップ選択信号CE0*は第1メモリチップ70に、第2内部チップ選択信号CE1*は第2メモリチップ71に、第3内部チップ選択信号CE2*は第3メモリチップ72に、第4内部チップ選択信号CE3*は30第4メモリチップ73に、第5内部チップ選択信号CE4*は第5メモリチップ74に、第6内部チップ選択信号CE5*は第6メモリチップ75に、第7内部チップ選択信号CE6*は第7メモリチップ76に、第8内部チップ選択信号CE6*は第7メモリチップ76に、第8内部チップ選択信号CE6*は第8メモリチップ77に夫々入力される。

【0029】すると、それらメモリチップ70-77中ローレベルの内部チップ選択信号が入力したメモリチップから、該当の8ビットのデータ信号(D0-D7)(D8-D15)(D16-D23)(D24-D31)(D32-D39)(D40-D47)(D48-D56)(D56-D63)がデータバスDBを通って夫々入出力される。

【0030】従って、前記ローレベルの内部チップ選択信号が一つ、二つ、四つ、五つであると、8ビット、16ビット、32ビット、64ビットのデータが夫々入出力され、ハイレベルの内部チップ選択信号が入力されたメモリチップに連結されたデータバスDBはハイインピーダンスの状態になる。

【0031】結果的に、本発明のICメモリカードは、 最大64ビットのデータが並列にリードマはライトさ れ、アドレス信号A0が制御信号として用いられると、 該アドレス信号A0と前記内部チップ選択信号CE0* -CE7*とが組合せて使用されて、ICメモリカード の記憶容量が増加される。

[0032]

【発明の効果】以上説明したように本発明に係るICメモリカードにおいては、コネクタのフィンの個数が増加するに従いアドレス信号のピット数及び並列処理されるべきデータ信号のピット数が増加し、各内部チップ選択信号がメモリチップに1:1に連結されて記憶容量が増10加して、データ処理速度が向上されるという効果がある。

【0033】且つ、本発明は、コネクタの大きさが従来と同様であるため、大きい記憶容量及び速いデータ処理 速度を必要とする携帯用機器に適用し得るという効果が ある。

【図面の簡単な説明】

【図1】本発明に係るICメモリカードのブロック図である。

【図2】本発明のICメモリカードのコネクタに係り、 (A) ICメモリカードのは正面図、(B) はICメモ リカードの右側面図、(C)はICメモリカードの下部面図である。

【図3】本発明のメモリチップに入力される制御信号の レベルに従い入出力するデータ信号のビット数を示した 表である。

【図4】従来 I Cメモリカードのブロック図である。

【図5】従来ICメモリカードのコネクタに係り、

(A) は I Cメモリカードの正面図、 (B) は I Cメモリカードの右側面図、 (C) は I Cメモリカードの下部面図である。

【図6】従来各メモリチップに入力される制御信号のレベルに従い入出力するデータ信号をビット数を示した表である。

【符号の説明】

10、50:コネクタ

20、60:制御部

30-33、70-77:メモリチップ

A0-A29:アドレス信号


D0-D63:データ信号

20 P1-P136:フィン


【図1】

50 D₀~ D₇ 60. Do-D63 Oβ ŌĒ コネクダ OE* D32-D39 D40~D47 D48~ D55 D56-D63 WE WE 繖 OE* OE_ OE* 李6 **₹6** カク ΟĒ CE 0~ CE 7

【図2】




【図4】



[図3]

制御佐号 安の データ 佐号 木銭 能		CE1°	CE2	CEJ*	CE4	CE5*	CE6*	CE7	D63 ~055	D55 ~ D48	D47 ~ D40	039 ~032	D31 ~024	D23 ~D16	D15 ~O8	D7 ~D0
	L	н	н	Н	×	H	Н	н	High —2	High -z	High —z	High -z	High -z	High -z	High -z	I/O
88N 40	н	L	н	н	н	н	н	н	High ~z	High z	High -z	High -z	High -z	Hìgh -z	Ų0	High -z
	H	π	ز	н	н	н	Н	н	High -z	High -z	High -z	High -z	High -z	1/0	High -2	High -z
	Η	н	н	L	н	н	н	н	High -z	High -z	High -2	High —z	1/0	High —z	High -z	High -z
	н	н	н	н	Ļ	н	н	Н	High —Z	High —z	High —z	īΛο	High —z	High —z	High -z	High -z
	н	н	Н	н	н	L	н	н	High -z	Hìgh —z	1/0	High -z	High.	High -z	High -z	High -z
	н	Н	н	н	н	н	L	н	High -z	1/0	High —z	High —z	High -z	High -z	High -z	High -z
	н	н	н	н	н	н	Н	L	I/O	High -z	High -z	High –z	High —z	High —z	High -z	High -z
	Ŀ	Ł	н	н	н	н	н	н	High −2	High -z	High -z	High:	High —z	High —z	1/0	t⁄o
168IT		•			•	•		•	•	•	:		•			:
·	н	н	н	н	н	н	L	L	1/0	ī/o	High -z	H≣gh −z	High -z	High -z	High -z	High -2
	L	Ĺ	L	Ĺ	н	н	н	н	High -z	High -z	High -z	High -z	1/0	1/0	1/0	1/0
32B∏ 1√0	•	•	:		:	:		•			:	:	•	:	•	•
	н	н	н	н	L	L	L	L	1/0	1/0	1/0	Ľ/O	High —z	High -z	High -z	High -z
64BIT -¥∕0	L	Ļ	L	L	L	L	L.	L	1/0	1/0	I/0	1/0	Vο	ľ/O	1/0	1/0

【図5】



【図6】

機能之物	CED*	CE1*	Ао	D15-08	0,~00
待期状態	н	н	Х	HIGH - Z	HIGH-Z
	Ĺ	Я	L	HIGH-Z	1/0
8 bit	L	н	'H	1/0	HIGH-Z
1/0	Н	L	L.	HIGH-Z	1/0
	н	L	н	1/0	HIGH - Z
16 bit 1/0	L	L	X	1/0	1/0